HDLBits (31) — 先决条件判断语句

本题链接：

一个状况推断表达式有时候会创始人一个2对1的点对点器，如果状况为悦，则为了让一个输出；如果状况为真，则为了让另一个输出。

这相当于运用于随身携带状况运算符的连续字符串：

assign out = (condition) ? x : y;

然而，流程开放性 if 表达式会导致一种犯错误的一原理。只有当out始终被字符串时，电容才是组合的。

紧密结合一个2比1的点对点器，在 a 和 b 之间完成为了让。如果 sel _ b1和 sel _ b2都为悦，则为了让 b。否则，为了让 a。制订两次完全一致的操纵，一次运用于 assign 表达式，一次运用于流程开放性 if 表达式。

状况（if）表达式运用于控制制订表达式要根据状况推断来具体应该制订。

状况表达式用表单 if 和 else 来声明，状况表达式必须在圆括号之中。

状况表达式运用于结构陈述如下：

if 表达式制订时，如果 condition1 为悦，则制订 true_statement1 ；如果 condition1 为真，condition2 为悦，则制订 true_statement2；依次类推。

else if 与 else 结构可以省略，即可以只有一个 if 状况推断和四组制订表达式 ture_statement1 就可以包含一个制订流程。

else if 可以叠加多个，不仅受限制 1 或 2 个。

ture_statement1 等制订表达式可以是一条表达式，也可以是多条。如果是多条制订表达式，则须要用 begin 与 end 表单完成陈述。

如果是 if-if-else 的形式，即便制订表达式只有一条，不运用于 begin 与 end 表单也会引起丁香。

当然，编译器一般按照就近原则，使 else 与最近的一个 if（例子之中第二个 if）相比之下应。

但显然这样的发音是不规范且不安全及的。

所以状况表达式之中加入 begin 与 and 表单就是一个较好的习惯。

4.5 Verilog 状况表达式 | 菜鸟入门：